Acceso a DDR mediante el Puerto de Alto Rendimiento S_AXI_HP0 en Zynq
Este artículo describe cómo utilizar un puerto AXI-Full Masteer para acceder a la memoria DDR del Processing System (PS) en un SoC Zynq a través de la interfaz de alto rendimiento S_AXI_HP0. El diseño lógico en la Programmable Logic (PL) captura los pulsos de un botón, escribe un bloque de datos consecutivos en la memoria y genera una interrupc ...
Publicado el 10-21 09:23